Synopsys 在中國(guó)確立VMM驗(yàn)證方法標(biāo)準(zhǔn)！
|
| (發(fā)布日期：2007-5-14 21:20:18) 來源： |
![]() |
| |
美國(guó)加利福尼亞及中國(guó)北京，2007年5月14日——全球領(lǐng)先的電子設(shè)計(jì)自動(dòng)化（EDA）軟件工具領(lǐng)導(dǎo)廠商Synopsys今天宣布，由ARM 和 Synopsys 公司推出的SystemVerilog 驗(yàn)證方法學(xué)（VMM）被中國(guó)主要電子公司采用，用于開發(fā)先進(jìn)驗(yàn)證環(huán)境。Synopsys 還宣布，《SystemVerilog 驗(yàn)證方法學(xué)》一書中文版已由中國(guó)航空航天大學(xué)出版發(fā)行。至今，本書的英文版已售出3,500多本。
《SystemVerilog 驗(yàn)證方法學(xué)》由 ARM 和 Synopsys 公司的技術(shù)專家共同撰寫，書中描繪了如何使用 SystemVerilog 創(chuàng)建采用覆蓋主導(dǎo)、隨機(jī)約束、基于斷言驗(yàn)證技術(shù)的綜合驗(yàn)證環(huán)境，同時(shí)為可互用驗(yàn)證組件指定了建庫(kù)數(shù)據(jù)塊。VMM 方法學(xué)得到全球數(shù)百家 SoC 和硅 IP驗(yàn)證團(tuán)隊(duì)的采用，加速開發(fā)基于 SystemVerilog的功能強(qiáng)大的驗(yàn)證環(huán)境，并有助于以較少時(shí)間和努力達(dá)到可測(cè)量的功能覆蓋率目標(biāo)。
Spreadtrum 研發(fā)副總裁冀晉表示：“主流芯片設(shè)計(jì)越來越需要使用可廣泛重用IP的基于SoC 的設(shè)計(jì)技術(shù)。這增加了設(shè)計(jì)的復(fù)雜性，給工程師提出更大的驗(yàn)證挑戰(zhàn)，需要采用強(qiáng)大的新驗(yàn)證技術(shù)和方法。我們采用了 VMM 方法學(xué)的標(biāo)準(zhǔn)，它極大提高了我們芯片驗(yàn)證過程的質(zhì)量和生產(chǎn)率。《SystemVerilog 驗(yàn)證方法》是為芯片設(shè)計(jì)師和驗(yàn)證工程師提供的一本重要且實(shí)用的參考書。”
同方微電子公司 CTO 徐磊說：“強(qiáng)大的可預(yù)測(cè)系統(tǒng)化驗(yàn)證方法學(xué)是開發(fā)復(fù)雜SoC產(chǎn)品必不可少的基礎(chǔ)。VMM 方法學(xué)將業(yè)內(nèi)用于SystemVerilog 開發(fā)和采用先進(jìn)的驗(yàn)證技術(shù)的最佳實(shí)踐具體化。無論是驗(yàn)證工程師、設(shè)計(jì)工程師還是項(xiàng)目主管，《SystemVerilog驗(yàn)證方法學(xué)》都可以幫助這些讀者掌握最先進(jìn)的驗(yàn)證方法。”
CEC 華大電子設(shè)計(jì)劉偉平博士表示：“隨著芯片規(guī)模越來越大、設(shè)計(jì)復(fù)雜度越來越高，芯片設(shè)計(jì)中的驗(yàn)證成為設(shè)計(jì)師的挑戰(zhàn)。運(yùn)用VMM 方法學(xué)的SystemVerilog可以有效地幫助芯片設(shè)計(jì)工程師解決驗(yàn)證挑戰(zhàn)。我們要感謝Synopsys 和 ARM 將基于SystemVerilog的驗(yàn)證技術(shù)介紹給中國(guó)，并出版了《SystemVerilog驗(yàn)證方法學(xué)》一書。采用 VMM 方法學(xué)的中國(guó)芯片開發(fā)團(tuán)隊(duì)現(xiàn)在可以分享全球?qū)＜沂褂玫南冗M(jìn)設(shè)計(jì)驗(yàn)證方法了。”
ARM中國(guó)總裁譚軍表示：“SystemVerilog 在中國(guó)的廣泛采用讓新一代芯片開發(fā)人員能夠利用先進(jìn)的驗(yàn)證技術(shù)進(jìn)行復(fù)雜的 SoC 設(shè)計(jì)。由 ARM 和 Synopsys 緊密合作共同研發(fā)的《SystemVerilog驗(yàn)證方法學(xué)》是利用SystemVerilog能力提高驗(yàn)證生產(chǎn)率和質(zhì)量的要點(diǎn)指導(dǎo)。”
Synopsys 驗(yàn)證市場(chǎng)部副總裁 George Zafiropoulos 表示：“VMM 驗(yàn)證方法學(xué)迅速成為 SystemVerilog 實(shí)際的行業(yè)標(biāo)準(zhǔn)，使全球芯片研發(fā)團(tuán)隊(duì)取得了所預(yù)測(cè)驗(yàn)證的成功。《SystemVerilog驗(yàn)證方法學(xué)》中文版的發(fā)行標(biāo)志著向中國(guó)不斷增長(zhǎng)的芯片開發(fā)團(tuán)隊(duì)引入先進(jìn)技術(shù)所邁出的一大步。”
2007年5月14日、16日和17日分別在中國(guó)北京、上海、深圳舉辦的 Synopsys 發(fā)現(xiàn)驗(yàn)證研討會(huì)上，將免費(fèi)分發(fā)VMM 方法學(xué)技術(shù)指南和 Synopsys 最近推出的針對(duì)快速驗(yàn)證環(huán)境開發(fā)的 VMM Applications 將即時(shí)推出。更多信息，請(qǐng)瀏覽 http://www.Synopsys.com/news/events/seminars/veri_sem.html。
《SystemVerilog驗(yàn)證方法學(xué)》中文版已由北京航空航天大學(xué)出版社出版發(fā)行，零售價(jià)人民幣58元，國(guó)內(nèi)各大書店有售。欲了解詳情，請(qǐng)瀏覽www.vmm-sv.com。 |
版權(quán)聲明：
凡本網(wǎng)注明來源為“中國(guó)電氣自動(dòng)化網(wǎng)”的，版權(quán)均屬于中國(guó)電氣自動(dòng)化網(wǎng)，轉(zhuǎn)載請(qǐng)注明“來源：中國(guó)電氣自動(dòng)化網(wǎng)”。違反上述聲明者，本網(wǎng)將追究其相關(guān)法律責(zé)任。本網(wǎng)轉(zhuǎn)載自其它媒體的信息，不代表本網(wǎng)觀點(diǎn)和對(duì)其真實(shí)性負(fù)責(zé)，轉(zhuǎn)載均有出處,本網(wǎng)對(duì)轉(zhuǎn)載文章不存在侵權(quán)等法問題。 |
|
|
|
|
|
中國(guó)電子商務(wù)服務(wù)聯(lián)盟成員單位 瓊ICP備